⑩日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-3231

@Int.Cl.4 .

識別記号

庁内整理番号

63公開 昭和61年(1986) 1月9日

日本電気株式会社内

G 06 F 3/03

7622-5B

未請求 発明の数 1 審査請求 (全 5頁)

毎発明の名称

座標入力装置用雜音除去回路

到特 願 昭59-123239

願 昭59(1984)6月15日 **22**H:

砂発 明 の出 顔 林 正

日本電気株式会社

東京都港区芝5丁目33番1号

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原

1. 発明の名称 座標入力裝置用雜音除去回路

### 2. 特許請求の範囲

(1) 第1 および第2の入力階に入力する二つのパ ルス信号のパルス幅を比較して両者の長短差を 示す電気信号を発生するパルス幅比較回路と、 放パルス個比較国路が発生する前記電気信号に 応答して充放電電圧を断続させる充放電回路と、 充放電用のコンデンサを具備しており前記充放 電観圧に応答して前記コンデンサを予め定めた 時定数で充放電する低域フイルタと。前記コン デンサの両端電圧を示すパルス幅のパルス信号 を発生する電圧・パルス変換回路と、座標入力 袋屋の入力面への入力箇所を示すパルス層の筋 1のパルス信号および前記電圧 - パルス変換回 路が発生する前記パルス信号である第2のパル ス信号をそれぞれ前記パルス幅比較回路の前記

第1 および第2の入力端に導く接続とを備え、 前配第1のパルス信号を受信しとれに応答して 前配第2のパルス信号を送信することを貯散と する座標入力装置用雑音除去回路。

(2) 前記低域フイルタは前記時定数を可変するた めのスイッチを有する特許請求の範囲第(1)項記 載の座標入力装置用雑音除去回路。

## 3. 発明の詳細な説明

本発明は座標入力装置用雑音除去回路、特にパ ルス幅で入力箇所の座標を示す座標入力装置に用 いて維音の影響を軽減するための座標入力装置用 雑音除去回路に関する。

従来、予め横座領(X座線)および経座標(Y 座標)を設定した入力面上にペンなどで入力した ときに、入力箇所のX座標やよびY座標にそれぞ れ比例したパルス框(あるいはパルス間隔)のパ ルス信号を発生するよう構成した盛穣入力袋置が、 実用化されている。とのような装置では、雑音の 影響で、座標を示すパルス信号のパルス幅しある

本発明の目的は、上述の欠点を除去するための 小さな回路規模で雑音成分を抑圧できる座標入力 整備用雑音除去回路を提供することにある。

本発明の回路は、第1 かよび第2の入力増化入力する二つのパルス信号のパルス幅を比較して両者の長短差を示す電気信号を発生するパルス順比

た信号× \*\* および \*\* を送出する。入力部1は、入力用のタブレット10かよびペン11と、この 両者に対し電気信号を受役してタブレット10の 入力面上のペン11の入力箇所を検出し、かのかの入力箇所のX座線かよびY座標の値に比例したパルス幅の信号× \*\* および× \*\* を送信する制御回路12とを具備する座標入力装置である。練音除去回路2 X および 2 Y は同一の構成を有し、第2 図は報音除去回路2 X の動作を例示する。

信号×1は、まず雑音除去回路2Xのベルス額比較回路3へ送られる。ベルス幅比較回路3は、信号×1と、変換回路6が送出する信号×1とのベルス観を比較して、両者の整を示す信号×1とのがある。すなわち、信号×1は排他的論理和(EX-OR)グート20の一方の入力増とに導かれてかり、信号×1はEX-ORゲート20の他方の入力増とに導かれている。また、EX-ORゲート20の出力

次に図面を参照して本発明を詳細に説明する。 第1図は本発明の一実施例を示すプロック図で あり、第2図はその動作を説明するためのタイム チャートである。本実施例の維音除去回路2 X を よび2 Y はそれぞれ、入力部1 から送られてくる 信号x: およびy:を受信して維音成分を抑圧し

婦はANDゲート21の他方の入力端とNANDゲ ~ ト 2 2 の他方の入力爆とに接続してある。信号 xi およびxi のパルス立上りの時刻は互いに一 致するから、信号×; の方が信号×; よりもパル ス幅が長いときには、第2図の左半分に示すごと く。信号x。のペルス立下り時に信号aのペルス が立上り、信号xiのパルス立下り時に信号aの パルスが立下る。電圧 V<sub>H</sub> が信号 B のパルスの高 さである。とのとき信号りはパルス立上りを保持 している。また、信号×』の方が信号×』よりも パルス幅が短いときには、第2図の右半分に示す ととく。信号x i のパルス立下り時に信号b のパ ルスが立下り、信号x』のパルス立下り時に信号 bのパルスが立上る。信号bのパルスの高さは電 圧  $V_R$  である。とのとき信号aにはパルスが現わ れない。なお、信号x」および信号x。のパルス 痛が且いに等しいときには、図示は省略したが。 信号』にはパルスが現われず、信号りはパルス立 上りを保持する。

信号aは充放電回路4のダイオードD』を通し

#### 特開昭 61-3231(3)

て低坡フイルタ5の入力端に導かれており。信号 bはダイオードD』を通して低域フィルタ5の入 力強に導かれている。低敏フィルタ5は抵抗Ra よびコンデンサCで構成されたフイルタで。抵抗 Rの両端に接続したスイッチ8Wは入力時には断 状態にしておく。コンデンサCの両端の電圧は信 号 d として、変換回路 6 へ送られる。変換回路 6 は、信号dを受けて信号dの電圧に比例したパル ス幅のパルスの信号×sを発生する電圧-パルス 幅変換回路である。すなわち、変換回路6の電圧 比較器 2 3 の一方の入力機に印加されている信号 cは、信号×1 のパルス立上り時を起点とする網・ 波の電圧波形をもつ信号であり、変換回路6はこ の信号もの電圧と他方の入力端に印加されている 信号dの電圧とを比較し、信号dの方が信号eよ りも高い電圧のときパルスが立上る信号ェ。を築 生して送出する。

第2図の左半分に示す動作例では、信号 x i の パルス立上り時の信号 d は電圧 v i であり、信号 x i のパルスは信号 x i のパルス立上りと同時に

立上ったあと。信号eが電圧viに速したときに 立下る。次いで信号aのパルスが立上り。その億 EV<sub>R</sub>がダイオードD<sub>1</sub>の順方向に印加され抵抗 Rを介してコンデンサCに充電を行い、信号aの パルスの立下り時に信号dが電圧vsまで上昇す る。なお、低域フイルタの時定数(本実施例では 抵抗RおよびコンデンサCの値の積に等しい)。 電圧 V<sub>H</sub> および信号 e の銀液電圧の時間傾斜を 適当に設定して、上述のコンデンサCの充電時に、 信号dが信号oよりも高い電圧にならないように してある。また。同図の右半分に示す動作例では、 信号×1 のパルス立上り時の信号はは電圧v』で あり、信号x」のパルス立下り時に信号ものパル スが立下ると、コンデンサCの両婦電圧がダイオ - ドD: に順方向に加わるから、コンデンサCの 電荷が抵抗Rを介して放電されて信号はの電圧が 下降してゆき、信号dと信号eとが同じ電圧v。 ・になったときに信号 x 。 のパルスが立下る。

上述の動作を行う雑音除去回路2X(あるいは 2Y)が送出する信号x』(あるいはy。)のパ

ルス幅は、信号×1(あるいはy』)のパルス個の次化に即応して浪従せず、除々に追儺する。すなわち、第2図の左半分に示す動作例では、信号をか立上り始めてから電圧v』に達するまでの時間になる。また第2図の右半分に示す動作例では、信号×2のパルス幅との中間値になる。従っていたの場合も、信号×1の服次に現われるパルスの編が変化したとき、これに応答して順次に現われる信号×2のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスの幅は、信号×1のパルスに追従せずに、徐々に追従してゆく。

従って、信号×』およびy』の順次に現われるパルスの幅がランダム性の雑音の影響で小如みに変動しても、総音除去回路2Xおよび2Yはその小刻みな変動に即応しないから、維音成分を抑圧したパルス幅の変化が得らかな信号×』およびy』が得られる。

第2図には低坡フイルク5のスイッチSWが断状態のときの動作を例示したが、入力部1での入力時の初期にスイッチSWが断状態であると、信号×a かよびya がそれぞれ信号×a かよびya に追従し始めるまで比較的長時間を寝する。通常、入力初期には信号×a かよびya を信号×a かよびya に即応させたい場合が多いが、このような場合には入力初期だけスイッチSWを接続状態になるよう制御して、信号×a かよびya をそれぞれ信号×a かよびya に即応させることができる。

第3図は、本実施例で低域フィルタ5のスイッチSWを接続状態にした場合の動作を説明するためのタイムチャートである。同図において、信号xiのベルス立上り時には信号dの電圧はゼロであり、信号xiのバルスはまだ立上らない。従って、このときには信号aのバルスが立上るが、抵抗Rの両端がスイッチSWで短結してあるので、コンデンサCが興時に充電され、これに応じて信号xiのバルスが立上ると共に、信号aのバルスが立下る。このとき信号dは電圧Vitaで設する。

100 100 100

このあとの信号×1のパルス立下り時には、信号×1のパルスが立上ったままなので、信号りのパルスが立下ってコンデンサCの電荷を急速に放電して、これに伴って信号dの電圧が急速に下降し信号をと等しい電圧ve に達したとき、信号×1のパルスが立下ると共に、信号bのパルスが立上る。コンデンサCの充放電時間は極めて短いから、信号×1は突質的に信号×1と同一のパルス信号になり、信号×1に即応する信号×1を得ることができる。

従って、入力部1の制御回路12から低坡フィルタ5のスイッチ8Wへ制御信号を送り(図示は省略)、入力時の初期にスイッチ8Wを接続状態にしたあと、入力時中にはスイッチ8Wを断状態にするよう制御して、入力初期には信号×14をよびy16が見たするにでき、そのあとでは信号×14をよびy16が低域フイルタ5の時定数に対応する応答速さで徐々に信号×14をよびy16に通従して維音の影響によるパルス幅の小知みな変動を抑圧する

ことができる。

以上の説明から明らかなように、本発明には小さな回路規模で維音成分を抑圧し得る座標入力装 使用維音除去回路を実現できるという効果がある。

#### 4. 図面の削単な説明

第1図は本発明の一実施例を示すブロック図、 第2図および第3図は本発明の実施例の動作を説 明するためのタイムチャートである。

1 ····· 入力部、2 X · 2 Y ····・ 雑音除去回路、3 ······ バルス幅比較回路、4 ······ 充放電回路、5 ····· 低域フィルタ、6 ····· 変換回路、2 0 ····・ 排他的論理和(EX - OR) ゲート、2 1 ····· 論理 殺(AND) ゲート、2 2 ······ 否定論理積(NAND) ゲート、D · , D · ··· ・ がイオード。R ····· ・ 抵抗、C ····· コンデンサ、5 W ····· スイッチ、2 3 ····· 電圧比較器。

· 代理人 弁理士 内 原







